SystemVerilog Interface 的 inout port

發佈日期: 作者:

發現一個現象，
當使用 SystemVerilog Interface 時，
若 Interface 內有用到 inout，
則該訊號不能宣告成 logic，
必須要宣告成 wire，
不然如果與非 interface 寫法的 inout port 相連時，
NC 會回報錯誤：

ncelab: *E,CUVMIO (../tb/tb.sv,58|48): port connections to inout ports must be collapsible, that is, they must be nets of the same size.

在〈SystemVerilog Interface 的 inout port〉中有 1 則留言

  1. Hello! I could have sworn I’ve been to this website before but after reading through some of the post I realized it’s new to me.
    Anyways, I’m definitely glad I found it and I’ll be book-marking
    and checking back frequently!

    回覆 ↓

發佈留言

發佈留言必須填寫的電子郵件地址不會公開。 必填欄位標示為 *